123456789101112131415161718192021222324 |
- #ifndef DT_BINDINGS_MEMORY_TEGRA30_MC_H
- #define DT_BINDINGS_MEMORY_TEGRA30_MC_H
- #define TEGRA_SWGROUP_PTC 0
- #define TEGRA_SWGROUP_DC 1
- #define TEGRA_SWGROUP_DCB 2
- #define TEGRA_SWGROUP_EPP 3
- #define TEGRA_SWGROUP_G2 4
- #define TEGRA_SWGROUP_MPE 5
- #define TEGRA_SWGROUP_VI 6
- #define TEGRA_SWGROUP_AFI 7
- #define TEGRA_SWGROUP_AVPC 8
- #define TEGRA_SWGROUP_NV 9
- #define TEGRA_SWGROUP_NV2 10
- #define TEGRA_SWGROUP_HDA 11
- #define TEGRA_SWGROUP_HC 12
- #define TEGRA_SWGROUP_PPCS 13
- #define TEGRA_SWGROUP_SATA 14
- #define TEGRA_SWGROUP_VDE 15
- #define TEGRA_SWGROUP_MPCORELP 16
- #define TEGRA_SWGROUP_MPCORE 17
- #define TEGRA_SWGROUP_ISP 18
- #endif
|